


2021-2022《数字 VLSI》第四次课程作业

1. 已知一个电路考虑PVT扰动存在的情况下，关键路径延时的最大值为 T_w 。如果打算在其中增加检错纠错机制，以把时钟周期降低为原来(T_w)的80%，假设每发生一次时序错误，就需要额外增加10个时钟周期用于纠错，请问：要使得改进后的系统的实际性能不低于原有系统，关键路径延时超过80% T_w 的概率应该小于多少？
2. 已知某65nm工艺，MOS管导通电流方程为： $I_{ds} = k\left(\frac{W}{L}\right)(V_{GS} - V_T)^2$ ，亚阈值漏电流方程为 $I_{ds} \approx I_0 \left(\frac{W}{L}\right) e^{\frac{V_{GS}-V_T}{n\phi_T}}$ （忽略了 V_{ds} 的影响），对于NMOS工艺增益因子 $k_n=150\mu A/V^2$ ， $I_{0n}=10nA$ ，PMOS工艺增益因子 $k_p=80\mu A/V^2$ ， $I_{0p}=6nA$ ，两种器件的阈值电压的绝对值都等于0.4V，亚阈值栅耦合系数 $n=1.5$ ，反相器NMOS尺寸为100nm/65nm，PMOS尺寸为200nm/65nm，请计算：
 - (1) 如果电源电压等于0.5V，当电源电压存在10%的扰动时，由此引起的反相器的延时相对扰动为多少？
 - (2) 如果电源电压下降到0.3V，当电源电压存在10%的扰动时，由此引起的反相器的延时相对扰动为多少？
3. 一个反相器驱动一条长度为 L 的M1层的互连线，已知该段导线的寄生电感可以忽略，单位长度的寄生电阻为 $R/10$ ，互连线与衬底、相邻导线、上层金属之间都存在寄生电容，单位长度的寄生电容的大小和周围导线的情况如下图（横截面图）所示，假设驱动反相器的输出电阻为 R ，反相器自身的本征电容为 $0.2C$ ，请计算反相器传播延时的最大值和最小值。（提示：请考虑串扰对延时的影响）



4. 已知一段导线的特征阻抗为 50 ohm，电磁波通过该导线的波速为 1.5

$\times 10^8 \text{ m/s}$, 单位长度电阻为 $0.1 \text{ ohm}/\mu\text{m}$, 单位长度寄生电容为 $1 \text{ fF}/\mu\text{m}$, 输入信号的翻转时间是 2.3 ps , 驱动逻辑门的传播延时为 0.7 ps , 如果导线长度是 $500 \mu\text{m}$, 通过定量计算说明计算该导线上的信号延时应该采用何种互连线模型?